Með tilkomu 3D pökkunartækni hefur hugtakið "meira en Moore" komið fram til að endurspegla að vaxtarhraði svæðishraðaþéttleika fer yfir hefðbundinn IC mælikvarða sem tengist lögmáli Moore. Á sjálfvirkni hönnunarráðstefnunni sem haldin var í Las Vegas á þessu ári sýndu fjölmargar sýningar frá birgjum einstaka umbúðatækni. Hins vegar, háþróuð pökkunartækni krefst einnig samsvarandi aðferðafræðilegra ferla, þar með talið alla þætti hönnunar, útfærslu og (rafhitunar) greiningar. Ég fékk tækifæri til að ræða við John Park, forstöðumann samþættra hringrásarumbúða og vörustjórnunar fyrir krossvettvangslausnir hjá Cadence, um ferlikröfurnar fyrir þessar umbúðalausnir.
Flokkun: SoC, SiP og Chiplet
Multi Chip Module (MCM) tækni hefur verið til í áratugi og hefur verið beitt í mjög sértækum hágæða tölvu-, samskipta- og geimforritum. Verkfræðileg úrræði til að þróa líkamlegar útfærslur eru töluverðar og fjárfesting í rafgreiningu á flísumbúðakerfum er einnig töluverð.
Hann sagði einnig: "Það voru tvær stefnur sem fylgdu. Hin stækkandi Moore's Law kísiltækni kynnti System on Chip (SoC) arkitektúr, sem samþætti IP frá mörgum aðilum. Á sama tíma, merki og afl I/O talningar þessara eininga einnig aukin Innleiðing 2.5D pökkunartækni, með því að nota samtengingar á interpolatorum (eða hvarfefni), gerði kleift að samþætta þessar háu pinnatalningareiningar í heilan System Level Package (SiP), sem jók tækifærin fyrir SiP.“ 3D pökkunartæknin sem notar lóðrétt staflað mót hefur aðeins nýlega verið hleypt af stokkunum, sem setur sérstakar kröfur um EDA ferlið, allt frá takmörkuðum prófunarpinnaaðgangi til mismunandi krafna um varmalíkön.